ՀՀ ԳԱԱ Զեկույցներ =Reports NAS RA

Fault and Test Algorithm Periodicity Hypothesis in Memory Devices and Its Application to Memory BIST Processor Architecture

Harutyunyan, G. E. and Shoukourian, S. K. and Zorian, Y. A. (2012) Fault and Test Algorithm Periodicity Hypothesis in Memory Devices and Its Application to Memory BIST Processor Architecture. ՀՀ ԳԱԱ Զեկույցներ, 112 (3). pp. 229-238. ISSN 0321-1339

[img]
Preview
PDF - Requires a PDF viewer such as GSview, Xpdf or Adobe Acrobat Reader
172Kb

Abstract

This paper introduces a new approach for building a generic built-in self-test (BIST) processor architecture for memory testing that is based on a hypothesis of periodicity and regularity for faults and test algorithms. Ներկայացվում է նոր մոտեցում՝ կառուցելու համընդհանուր ներդրված ինքնաթեստավորող պրոցեսորի ճարտարապետություն հիշող սարքերի թեստավորման համար, որը հիմնված է անսարքությունների և թեստ ալգորիթմների պարբերականության և կանոնավորության հիպոթեզի վրա։ Предлагается новый подход к построению архитектуры универсального процессора встроенного тестирования для устройств памяти, основанный на гипотезе периодичности и регулярности ошибок.

Item Type:Article
Additional Information:Անսարքությունների և թեստ ալգորիթմների պարբերականության հիպոթեզ հիշող սարքերում և դրա կիրառումը հիշող սարքերի ներդրված ինքնաթեստավորող պրոցեսորի ճարտարապետությունում / Գ. Է. Հարությունյան, Ս. Կ. Շուքուրյան, Ե. Ա. Զորյան։ Гипотеза периодичности ошибок и тестовых алгоритмов для устройств памяти и ее применение в архитекуре процессора встроенного тестирования памяти / Г. Э. Арутюнян, С. К. Шукурян, Зорян Е. А.
Uncontrolled Keywords:fault periodicity, March test, symmetry, memory BIST
Subjects:Q Science > QA Mathematics
ID Code:3980
Deposited By:NAS Reports
Deposited On:24 Oct 2012 10:57
Last Modified:13 Mar 2014 08:16

Repository Staff Only: item control page